技术摘要：
公开了一种半导体器件及其制作方法，采用第一光刻版刻蚀出第一类型晶体管的栅极结构，同时该栅极结构的两端与相应的隔离层之间具有间距，以栅极结构和隔离层为掩膜依次自对准地刻蚀出阱区和阱区中的构成源漏区的掺杂区，再采用光刻胶覆盖该第一类型晶体管的全部体区，  全部
背景技术：
CMOS(Complementary  Metal  Oxide  Semiconductor，互补金属氧化物半导体)工 艺具有功耗低和集成度高的优点，在数字和模拟集成电路领域，都占据着十分重要的地位。 传统CMOS工艺的成本控制一直是行业内重要的一环，传统的CMOS工艺通常以光刻层数量衡 量工艺成本。因此在减少光刻层的使用是降低工艺成本的主要方法之一。
技术实现要素：
鉴于上述问题，本发明的目的在于提供一种半导体器件及其制作方法，从而减少 光刻层的数量，降低工艺成本。 根据本发明的一方面，提供一种半导体器件的制作方法，其特征在于，包括： 在衬底上依次制作隔离层、栅极结构层和光刻胶层，所述隔离层在所述衬底上间 隔分布； 采用第一光刻版作掩膜，刻蚀所述栅极结构层和所述光刻胶层至所述衬底，形成 第一栅极结构，所述第一栅极结构位于相邻所述隔离层之间，所述第一栅极结构上包括所 述光刻胶层，所述第一栅极结构与相邻所述隔离层之间具有间隙； 去除所述第一光刻版，以所述隔离层、所述第一栅极结构和所述光刻胶层为掩膜， 依次在所述第一栅极结构的两端位置的所述衬底上制作第一阱区、在所述第一阱区上制作 第一掺杂区； 补充所述光刻胶层，使所述光刻胶层至少还覆盖所述第一阱区和所述第一掺杂 区； 在所述衬底上制作第二阱区及位于所述第二阱区中的第二掺杂区，其中，所述第 一阱区与所述第二阱区的掺杂类型相反，所述第一掺杂区和所述第二掺杂区的掺杂类型相 反，所述第一阱区和所述第一掺杂区的掺杂类型相反。 可选地，在所述补充所述光刻胶层的步骤之后，包括： 采用第二光刻版作掩膜，刻蚀所述栅极结构层和所述光刻胶层至所述衬底，形成 第二栅极结构，所述第二栅极结构位于相邻所述隔离层之间，所述第二栅极结构上包括所 述光刻胶层，所述第二栅极结构与相邻所述隔离层之间具有间隙； 去除所述第二光刻版，以所述隔离层、所述第二栅极结构和所述光刻胶层为掩膜， 依次在所述第二栅极结构的两端位置的所述衬底上制作第二阱区、在所述第二阱区上制作 第二掺杂区，以形成所述第二阱区和所述第二掺杂区； 去除所述光刻胶层。 可选地，制作所述第一阱区和所述第二阱区中的至少一个的制作步骤包括采用斜 角度注入相应掺杂离子的方法制作。 4 CN 111584485 A 说　明　书 2/5 页 可选地，所述斜角度注入的角度为15度至65度。 可选地，制作所述第一阱区和所述第二阱区中的至少一个的制作步骤包括预注入 相应掺杂离子，并采用扩散的方式扩散所述相应掺杂离子，以获得体区足够大的所述第一 阱区或所述第二阱区。 可选地，在去除所述光刻胶层之后，在所述半导体器件上制作绝缘层，并采用相应 的两个光刻版在所述绝缘层上依次制作通透至所述第一掺杂区和所述第二阱区的多个第 一通孔、通透至所述第二掺杂区和所述第一阱区的多个第二通孔， 并在制作所述多个第一通孔或所述多个第二通孔的步骤中，通过所述多个第一通 孔向所述半导体器件注入第一类掺杂离子、通过所述多个第二通孔向所述半导体器件注入 第二类掺杂离子，所述第一类掺杂离子的类型与所述第一掺杂区的掺杂类型相同，所述第 二类掺杂离子的类型与所述第二掺杂区的掺杂类型相同。 根据本发明的另一方面，提供一种半导体器件，其特征在于，通过本发明一方面提 供的所述的半导体器件的制作方法制作。 本发明提供的半导体器件及其制作方法采用第一光刻版刻蚀出第一类型晶体管 的栅极结构，同时该栅极结构的两端与相应的隔离层之间具有间距，以栅极结构和隔离层 为掩膜依次自对准地刻蚀出阱区和阱区中的构成源漏区的掺杂区，再采用光刻胶覆盖该第 一类型晶体管的全部体区，维持第一类型晶体管的体区掺杂状态，再制作第二类型晶体管。 本发明的半导体器件的制作方法在形成具有多种类型晶体管的半导体器件的同一种类型 晶体管的制作步骤中，对同一种类型晶体管的体区的制作仅需要一块光刻版，制作成本低。 附图说明 通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和 优点将更为清楚，在附图中： 图1A至图1F示出了根据现有技术的半导体器件的制作方法的工艺流程示意图； 图2示出了根据现有技术的半导体器件的体区引出方式的示意图； 图3A至图3H示出了根据本发明实施例的半导体器件的制作方法的工艺流程示意 图。