技术摘要：
本公开提供了一种半导体装置和其制作方法。所述半导体装置包含III‑V族材料层和栅极结构。所述栅极结构包含第一部分和所述第一部分上的第二部分。所述第一部分位于所述III‑V族材料层上。所述第一部分具有第一表面和与所述第一表面相反并且邻近所述III‑V族材料层的第  全部
背景技术：
包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III- V族化合物)的半导体组件由于其特性而可以在各种条件或各种环境中(例如，在不同的电 压和频率下)运行或工作。 半导体组件可以包含异质结双极性晶体管(HBT)、异质结场效应晶体管(HFET)、高 电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。
技术实现要素：
在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III-V族 材料层和栅极结构。所述栅极结构包含第一部分和所述第一部分上的第二部分。所述第一 部分位于所述III-V族材料层上。所述第一部分具有第一表面和与所述第一表面相反并且 邻近所述III-V族材料层的第二表面。所述栅极结构的所述第一部分的所述第二表面的长 度小于所述栅极结构的所述第一部分的所述第一表面的长度。所述栅极结构的所述第二部 分的长度小于所述栅极结构的所述第一部分的所述长度。 在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III-V族 材料层和栅极结构。所述栅极结构包含第一部分和所述第一部分上的第二部分。所述第一 部分位于所述III-V族材料层上。所述第一部分具有第一表面和与所述第一表面相反并且 邻近所述III-V族材料层的第二表面。所述栅极结构的所述第一部分的所述第一表面的长 度与所述栅极结构的所述第一部分的所述第二表面的长度的比率在约大于1到约1.6的范 围内。 在本公开的一些实施例中，提供了一种用于制造半导体装置的方法。所述方法包 含形成III-V族材料层以及在所述III-V族材料层上形成第一材料层。所述用于制造半导体 装置的方法进一步包含在所述第一材料层上形成第二材料层以及去除所述第一材料层的 一部分以使所述第一材料层朝向所述III-V族材料层逐渐变窄。 附图说明 当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的 各方面。应当注意的是，各种特征可能不一定按比例绘制。实际上，为了讨论的清楚起见，可 以任意增大或减小各种特征的尺寸。 图1是根据本公开的一些实施例的半导体装置的横截面视图； 图2是根据本公开的一些实施例的半导体装置的横截面视图； 图3是根据本公开的一些实施例的半导体装置的横截面视图； 4 CN 111602251 A 说　明　书 2/9 页 图4是根据本公开的一些实施例的半导体装置的横截面视图； 图5A、5B和5C展示了根据本公开的一些实施例的在制造半导体装置中的几种操 作； 图6A、6B和6C展示了根据本公开的一些实施例的在制造半导体装置中的几种操 作； 图7是根据本公开的一些实施例的半导体装置的横截面视图；并且 图8示出了根据本公开的一些实施例的传导电阻(Ron)对栅极电压(Vgs)的曲线。