技术摘要：
本申请公开了一种低温多晶硅阵列基板的制备方法、阵列基板及显示面板，通过减少LS层，并利用一道半色调光罩同时对介电层、钝化层以及像素电极层进行图案化，并在像素电极层上形成了具有不透区、半透区、全透区及全透区的光阻，不透区与半透区之间设置有0.5微米的全透区  全部
背景技术：
薄膜晶体管(Thin  Film  Transistor，TFT)液晶显示器(Liquid  Crystal  Display，LCD)具有耗电量小、对比度高、节省空间等优点，已成为市场上最主流的显示装 置。与传统非晶硅(A-Si)技术相比，低温多晶硅(Low  Temperature  Poly-silicon，LTPS)技 术具有更高的载流子迁移率，被广泛用于中小尺寸高分辨率的TFT-LCD和主动矩阵式有机 发光二极管(Active  Matrix  Organic  Light  Emitting  Diode，AMOLED)面板的制作，但相 应的TFT阵列基板制作所需的光罩数量更多，产品制作周期更长。如何有效的降低LTPS阵列 基板的制作周期，提升生产产能并降低成本，从而增加公司市场竞争力，是目前面板行业关 注的重点，而改善此问题的有效的方法是开发新型LTPS阵列基板结构，减少阵列基板制作 所需的光罩数量。 在传统的LTPS阵列技术中，通常采用10道光罩(Mask)以上的技术，由此带来较高 的生产成本，并带来较高的生产周期。 另外，传统的半色调光罩(Halftone  Mask)工艺造成显影后的光阻图案的临界尺 寸(Critical  Dimension，CD)即刻蚀宽度与Mask的设计值差异较大，无法精确控制CD。
技术实现要素：
本申请实施例提供一种节省光罩的低温多晶硅阵列基板的制备方法，以解决现有 技术中存在的光罩数量过多，生产成本较高、生产周期较长以及CD无法精确控制的技术问 题。 本申请实施例提供一种节省光罩的低温多晶硅阵列基板的制备方法，包括步骤1 至步骤7，具体如下： 步骤1、提供一基板，并在所述基板上依次形成缓冲层、有源层、栅极绝缘层； 步骤2、在所述栅极绝缘层之上形成第一金属层，并进行图案化； 步骤3、在所述第一金属层与所述栅极绝缘层上形成介电层； 步骤4、在所述介电层上形成公共电极层，并进行图案化； 步骤5、在所述介电层及所述公共电极层之上形成钝化层； 步骤6、在所述钝化层上形成像素电极层，在所述像素电极层上涂布光阻并通过半 色调光罩，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别 形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔及一个浅 孔，所述浅孔穿过部分所述钝化层，两个所述深孔穿过所述钝化层、所述介电层及部分所述 栅极绝缘层；以及 步骤7、在所述两个深孔、所述浅孔及所述钝化层上形成第二金属层，并进行图案 3 CN 111613578 A 说　明　书 2/11 页 化，图案化后的所述第二金属层的漏极与所述像素电极相接；所述公共电极层与所述像素 电极层为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜相连接，可降低电极和导线阻 抗； 其中，所述有源层包括：沟道区、设置于沟道区两侧并对称设置的两个第一掺杂区 以及设置于所述两个第一掺杂区外侧的第二掺杂区； 所述介电层、所述钝化层及所述像素电极层是通过一个光罩进行图案化的，以此， 节省了Mask数量，降低了生产成本以及生产周期； 所述第二金属层的源极与所述漏极分别通过两个所述深孔与两个所述第二掺杂 区电性连接，所述第二金属层的触控电极通过所述浅孔与所述公共电极层电性连接，该方 法有利于制备具有自容式触控(In  Cell  Touch)功能的低温多晶硅阵列基板； 所述不透区与所述半透区之间设置有0.5微米的全透区，所述全透区为透过率在 75-90％的区域，这大大增加了所述光阻的锥度，从而使所述像素电极层的CD被精确控制。 在一些实施例中，所述缓冲层为氧化硅；和/或氮氧化硅；和/或氮化硅；所述缓冲 层为氧化硅或氮氧化硅或氮化硅的单层膜，或者是这三种材料构成的复合膜层，与传统的 LTPS阵列结构相比，本结构可以省略遮光层(LS层)。 在一些实施例中，所述有源层是非晶硅通过准分子激光退火后形成的低温多晶 硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。 在一些实施例中，所述第一掺杂区与所述第二掺杂区中掺入的离子均为硼离子或 者磷离子。所述第一掺杂区与所述第二掺杂区是对多晶硅采用离子注入或者离子云注入的 方法而成的，掺杂离子后，可增强所述有源层导电特性。 在一些实施例中，所述介电层的沉积方法为高温氢化活化方式，这可以降低该膜 层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。 在一些实施例中，还包括：对所述公共电极层进行结晶化，这有利于在后续像素电 极层的刻蚀过程中，避免了浅孔下方的所述公共电极层被刻蚀掉的风险。 在一些实施例中，所述像素电极层为开口结构，该结构可使所述像素电极层的CD 被精确控制。 在一些实施例中，所述公共电极层与所述像素电极层层的材质为透明的铟锌氧化 物或铟锡氧化物，可提高透光率。 本申请实施例还提供一种阵列基板，所述阵列基板是通过以下方法制备而成的， 包括步骤1至步骤7，具体如下： 步骤1、提供一基板，并在所述基板上依次形成缓冲层、有源层、栅极绝缘层； 步骤2、在所述栅极绝缘层之上形成第一金属层，并进行图案化； 步骤3、在所述第一金属层与所述栅极绝缘层上形成介电层； 步骤4、在所述介电层上形成公共电极层，并进行图案化； 步骤5、在所述介电层及所述公共电极层之上形成钝化层； 步骤6、在所述钝化层上形成像素电极层，在所述像素电极层上涂布光阻并通过半 色调光罩，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别 形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔及一个浅 孔，所述浅孔穿过部分所述钝化层，两个所述深孔穿过所述钝化层、所述介电层及部分所述 4 CN 111613578 A 说　明　书 3/11 页 栅极绝缘层；以及 步骤7、在所述两个深孔、所述浅孔及所述钝化层上形成第二金属层，并进行图案 化，图案化后的所述第二金属层的漏极与所述像素电极相接；所述公共电极层与所述像素 电极层为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜相连接，可降低电极和导线阻 抗。 其中，所述有源层包括：沟道区、设置于沟道区两侧并对称设置的两个第一掺杂区 以及设置于所述两个第一掺杂区外侧的第二掺杂区； 所述介电层、所述钝化层及所述像素电极层是通过一个光罩进行图案化的，以此， 节省了Mask数量，降低了生产成本以及生产周期； 所述第二金属层的源极与所述漏极分别通过两个所述深孔与两个所述第二掺杂 区电性连接，所述第二金属层的触控电极通过所述浅孔与所述公共电极层电性连接，该方 法有利于制备具有自容式触控(In  Cell  Touch)功能的低温多晶硅阵列基板； 所述不透区与所述半透区之间设置有0.5微米的全透区，所述全透区为透过率在 75-90％的区域，这大大增加了所述光阻的锥度，从而使所述像素电极层的CD被精确控制。 在一些实施例中，所述缓冲层为氧化硅和/或氮氧化硅；和/或氮化硅；所述缓冲层 为氧化硅或氮氧化硅或氮化硅的单层膜，或者是这三种材料构成的复合膜层，与传统的 LTPS阵列结构相比，本结构可以省略遮光层(LS层)。 在一些实施例中，所述有源层是非晶硅通过准分子激光退火后形成的低温多晶 硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。 在一些实施例中，所述第一掺杂区与所述第二掺杂区中掺入的离子均为硼离子或 者磷离子。所述第一掺杂区与所述第二掺杂区是对多晶硅采用离子注入或者离子云注入的 方法而成的，掺杂离子后，可增强多晶硅的导电特性。 在一些实施例中，所述介电层的沉积方法为高温氢化活化方式，这可以降低该膜 层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。 在一些实施例中，还包括：对所述公共电极层进行结晶化，这有利于在后续像素电 极层的刻蚀过程中，避免了浅孔下方的所述公共电极层被刻蚀掉的风险。 在一些实施例中，所述像素电极层为开口结构，该结构可使所述像素电极层的CD 被精确控制。 在一些实施例中，所述公共电极层与所述像素电极层层的材质为透明的铟锌氧化 物或铟锡氧化物，可提高透光率。 本申请实施例还提供一种显示面板，所述显示面板包括上述的阵列基板，该阵列 基板是由以下步骤制备而成，包括步骤1至步骤7，具体如下： 步骤1、提供一基板，并在所述基板上依次形成缓冲层、有源层、栅极绝缘层； 步骤2、在所述栅极绝缘层之上形成第一金属层，并进行图案化； 步骤3、在所述第一金属层与所述栅极绝缘层上形成介电层； 步骤4、在所述介电层上形成公共电极层，并进行图案化； 步骤5、在所述介电层及所述公共电极层之上形成钝化层； 步骤6、在所述钝化层上形成像素电极层，在所述像素电极层上涂布光阻并通过半 色调光罩，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别 5 CN 111613578 A 说　明　书 4/11 页 形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔及一个浅 孔，所述浅孔穿过部分所述钝化层，两个所述深孔穿过所述钝化层、所述介电层及部分所述 栅极绝缘层；以及 步骤7、在所述两个深孔、所述浅孔及所述钝化层上形成第二金属层，并进行图案 化，图案化后的所述第二金属层的漏极与所述像素电极相接；所述公共电极层与所述像素 电极层为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜相连接，可降低电极和导线阻 抗。 其中，所述有源层包括：沟道区、设置于沟道区两侧并对称设置的两个第一掺杂区 以及设置于所述两个第一掺杂区外侧的第二掺杂区； 所述介电层、所述钝化层及所述像素电极层是通过一个光罩进行图案化的，以此， 节省了Mask数量，降低了生产成本以及生产周期； 所述第二金属层的源极与所述漏极分别通过两个所述深孔与两个所述第二掺杂 区电性连接，所述第二金属层的触控电极通过所述浅孔与所述公共电极层电性连接，该方 法有利于制备具有自容式触控(In  Cell  Touch)功能的低温多晶硅阵列基板； 所述不透区与所述半透区之间设置有0.5微米的全透区，所述全透区为透过率在 75-90％的区域，这大大增加了所述光阻的锥度，从而使所述像素电极层的CD被精确控制。 在一些实施例中，所述缓冲层为氧化硅和/或氮氧化硅；和/或氮化硅；所述缓冲层 为氧化硅或氮氧化硅或氮化硅的单层膜，或者是这三种材料构成的复合膜层，与传统的 LTPS阵列结构相比，本结构可以省略遮光层(LS层)。 在一些实施例中，所述有源层是非晶硅通过准分子激光退火后形成的低温多晶 硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。 在一些实施例中，所述第一掺杂区与所述第二掺杂区中掺入的离子均为硼离子或 者磷离子。所述第一掺杂区与所述第二掺杂区是对多晶硅采用离子注入或者离子云注入的 方法而成的，掺杂离子后，可增强多晶硅的导电特性。 在一些实施例中，所述介电层的沉积方法为高温氢化活化方式，这可以降低该膜 层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。 在一些实施例中，还包括：对所述公共电极层进行结晶化，这有利于在后续像素电 极层的刻蚀过程中，避免了浅孔下方的所述公共电极层被刻蚀掉的风险。 在一些实施例中，所述像素电极层为开口结构，该结构可使所述像素电极层的CD 被精确控制。 在一些实施例中，所述公共电极层与所述像素电极层层的材质为透明的铟锌氧化 物或铟锡氧化物，可提高透光率。 本申请实施例提供节省光罩的低温多晶硅阵列基板的制备方法、阵列基板及显示 面板，通过减少LS层，并利用一道半色调光罩，同时对介电层、钝化层以及像素电极层进行 图案化后，形成第二金属层，第二金属层包括源漏极与触控电极，并在形成第二金属层前， 在像素电极层上形成了具有不透区、半透区、全透区及全透区的光阻，不透区与半透区之间 设置有0.5微米的全透区，所述全透区为透过率在75-90％的区域，用以增加所述光阻的锥 度。利用一道半色调光罩对介电层、钝化层以及像素电极层进行图案化不仅省略了光罩数 量，还省略了现有的低温多晶硅阵列基板中的像素定义层，降低了阵列基板的厚度。且内嵌 6 CN 111613578 A 说　明　书 5/11 页 有触控电极，自容式触控(In  Cell  Touch)功能，而不透区与半透区之间设置有0.5微米的 全透区，所述全透区为透过率在75-90％的区域，大大增加了光阻的锥度(Taper)，从而使像 素电极层的临界尺寸(Critical  Dimension，CD)即刻蚀宽度被精确控制。 附图说明 下面结合附图，通过对本申请的