技术摘要：
本发明公开了一种场效应晶体管源漏电阻的提取方法，包括步骤：步骤一、测试得到场效应晶体管线性区的漏极电流和栅压的绝对值形成的第一电学特性曲线，提取线性区阈值电压；步骤二、在高栅压区选取多个采样点，计算各采样点对应的栅压与线性区阈值电压的差值绝对值的倒  全部
背景技术：
如图1所示，是场效应晶体管的总电阻的构成的示意图；所述场效应晶体管包括源 区102、漏区103、沟道区和栅极结构104。图1中，源区102也用Source表示，漏区103也用 Drain表示，栅极结构104也用Gate表示。 所述源区102和所述漏区103形成在所述栅极结构104两侧的半导体衬底101中，所 述沟道区为位于所述源区102和所述漏区103之间且被所述栅极结构104所覆盖的区域。 所述源区102通过顶部对应的接触孔连接到由正面金属层组成的源极。 所述漏区103通过顶部对应的接触孔连接到由正面金属层组成的漏极。 所述栅极结构104通过顶部对应的接触孔连接到由正面金属层组成的栅极。 所述栅极结构104由栅介质层和栅极导电材料层叠加而成。通常，所述栅介质层为 栅氧化层，所述栅极导电材料层为多晶硅栅。 在所述源区102、所述漏区103和所述栅极结构104的多晶硅栅的表面还形成有金 属硅化物106。 器件导通时，通常将源极接地，栅极连接栅压VG，漏极连接漏极电压VD。当栅压VG大 于阈值电压时，沟道区的表面会形成反型层并使所述源区102和所述漏区103导通，图1中， 所述沟道区表面的电流用I表示。 器件导通时，会存在寄生电阻，图1中，总电阻用Rtotal表示，源电阻用Rs表示，沟道 电阻用Rch表示，漏电阻用Rd表示，源漏电阻用Rsd表示；总电阻的串联关系如标记107对应的 电阻所示；总电阻的公式如标记108对应的公式所示，即Rtotal＝Rch Rs Rd，Rsd为Rs Rd。 所述源电阻为所述源区102到所述源极之间形成的寄生电阻。 所述沟道电阻为所述沟道区形成的寄生电阻。 所述漏电阻为所述漏区103到所述漏极之间形成的寄生电阻。 通常，器件的源漏区的掺杂结构确定后，所述源电阻和所述漏电阻保持不变。 随着半导体技术节点的推进，晶体管的特征尺寸逐渐缩小，器件的沟道电阻减小， 源漏电阻增大。如图2所示，是场效应晶体管电阻随工艺技术节点变化的曲线图；其中曲线 201为国际半导体技术蓝图(ITRS)路线图，可以看出，技术节点会不断缩小。 曲线202为沟道电阻随技术节点缩小的变化曲线；曲线203则为源漏电阻随技术节 点缩小的曲线。可以看出，到了20nm节点以下如虚线圈204所示的技术节点时，源漏电阻已 在总电阻中占主导因素，严重制约器件的性能。所以，准确提取晶体管的源漏电阻对于制造 工艺的改善起到指导作用。然而源漏电阻无法通过测试直接获得，只能通过其他参数提取， 故建立一种准确提取场效应晶体管源漏电阻的方法变得至关重要。 现有比较通常采用的源漏电阻提取方法是栅长阵列方法(L-array  Method)，如图 4 CN 111596137 A 说　明　书 2/7 页 3所示，是现有场效应晶体管电阻提取方法的曲线，通过直测多个相同沟道宽度、不同沟道 长度、同样掺杂条件的器件是总电阻，拟合出一条曲线301，即曲线301位总电阻和栅长即沟 道长度之间的曲线，曲线301的延长线的截距便是源漏电阻。但是，现有这种提取方法的使 用前提是假定晶体管沟道均匀掺杂。然而在短沟道器件中，浅掺杂技术中的晕环(Halo)效 应即形成晕环注入区之后会造成晶体管沟道掺杂不均匀，利用栅长阵列的方法提取源漏电 阻会带来很大的误差。其次，这种方法需要设计布局若干个不同沟道长度的晶体管，不仅占 用芯片面积，也使得测试时间按晶体管数据成倍增加，即浪费空间也浪费时间。最后，针对 某个特定的晶体管，这种方法不能提取出单个晶体管的源漏电阻。
技术实现要素：
本发明所要解决的技术问题是提供一种场效应晶体管源漏电阻的提取方法，能针 对单个晶体管提取源漏电阻，适用于沟道均匀或不均匀掺杂的场效应晶体管，即节省了测 试面积，又提高了测试速度，而且提高了电阻提取精度。 为解决上述技术问题，本发明提供的场效应晶体管源漏电阻的提取方法包括如下 步骤： 步骤一、测试得到场效应晶体管线性区的漏极电流和栅压的绝对值形成的第一电 学特性曲线，从所述第一电学特性曲线上提取线性区阈值电压。 步骤二、在所述第一电学特性曲线上的高栅压区选取多个采样点，所述高栅压区 位于所述栅压绝对值大于所述线性区阈值电压的绝对值的区域；计算各所述采样点对应的 所述栅压与线性区阈值电压的差值绝对值的倒数并作为第一参数。 步骤三、计算各所述采样点的漏极电压和漏极电流的比值并作为总电阻，所述总 电阻为所述场效应晶体管的源电阻、沟道电阻和漏电阻的串联电阻，源漏电阻为所述源电 阻和所述漏电阻的和。 步骤四、根据各所述采样点的第一参数和总电阻形成第二关系曲线，所述第二关 系曲线的纵轴为总电阻以及横轴为第一参数的绝对值。 步骤五、将所述第二关系曲线外延并与纵轴相交，将相交位置处的所述总电阻作 为所述源漏电阻。 进一步的改进是，步骤一的测试中，所述场效应晶体管的漏极电压的绝对值大于 0V小于0.1V。 所述场效应晶体管的栅压的绝对值从0V开始增加，所述栅压的绝对值的增加步长 为1mV～10mV。 所述场效应晶体管的源极接0V。 进一步的改进是，所述栅压的绝对值的最大值大于等于1.8V。 进一步的改进是，步骤一中所述线性区阈值电压的提取方法采用跨导最大法，包 括步骤： 在所述第一电学特性曲线上跨导最大处做切线，将切线的反向延长线与横轴相交 并将相交位置处的栅压再减去1/2倍的所述漏极电压作为所述线性区阈值电压。 进一步的改进是，步骤二中，所述高栅压区选为靠近所述栅压的绝对值的最大值 的区域段。 5 CN 111596137 A 说　明　书 3/7 页 进一步的改进是，步骤二中，所述高栅压区选为所述栅压的绝对值为1V到所述栅 压的绝对值的最大值的区域段。 进一步的改进是，所述场效应晶体管为PMOS，所述漏极电压为负值，所述栅压为负 值。 进一步的改进是，所述场效应晶体管为NMOS，所述漏极电压为正值，所述栅压为正 值。 进一步的改进是，所述场效应晶体管的技术节点包括40nm以下。 进一步的改进是，所述场效应晶体管包括源区、漏区、沟道区和栅极结构，所述源 区和所述漏区形成在所述栅极结构两侧的半导体衬底中，所述沟道区为位于所述源区和所 述漏区之间且被所述栅极结构所覆盖的区域。 所述源区通过顶部对应的接触孔连接到由正面金属层组成的源极。 所述漏区通过顶部对应的接触孔连接到由正面金属层组成的漏极。 所述栅极结构通过顶部对应的接触孔连接到由正面金属层组成的栅极。 所述源电阻为所述源区到所述源极之间形成的寄生电阻。 所述沟道电阻为所述沟道区形成的寄生电阻。 所述漏电阻为所述漏区到所述漏极之间形成的寄生电阻。 所述源电阻和所述漏电阻保持不变。 在线性区，所述沟道区电阻随着所述第一参数的降低而降低。 进一步的改进是，在所述半导体衬底中形成有第二导电类型阱，所述沟道区形成 于所述第二导电类型阱中，所述源区形成于所述第二导电类型阱的表面；所述源区和所述 漏区都为第一导电类型重掺杂。 在所述第二导电类型阱的表面还形成有由第二导电类型重掺杂区组成的体引出 区，所述体引出区也通过顶部对应的接触孔连接到所述源极。 进一步的改进是，所述沟道区为均匀掺杂。 进一步的改进是，所述沟道区直接由所述第二导电类型阱组成。 进一步的改进是，所述沟道区为非均匀掺杂。 进一步的改进是，所述沟道区包括所述第二导电类型阱以及形成于所述第二导电 类型阱中的晕环注入区。 进一步的改进是，所述半导体衬底包括硅衬底。 进一步的改进是，所述栅极结构由栅介质层和栅极导电材料层叠加而成。 进一步的改进是，所述栅介质层包括栅氧化层或高介电常数层； 所述栅极导电材料层为多晶硅栅或者所述栅极导电材料层为金属栅。 进一步的改进是，在所述源区和所述漏区的表面还形成有金属硅化物。 进一步的改进是，步骤一中还包括： 对所述漏极电流做所述栅压的偏微分得到和所述栅压对应的跨导。 形成由所述跨导和所述栅压的绝对值形成的第三电学特性曲线。 最大跨导对应的所述栅压由所述第三电学特性曲线得到。 本发明通过对线性区的漏极电流和栅压进行测量并形成第一电学特性曲线，利用 在线性区中沟道电阻和栅压与线性区阈值电压的差值绝对值成反比的特征以及总电阻能 6 CN 111596137 A 说　明　书 4/7 页 直接通过漏极电压和漏极电流得到的特征，在总电阻和由栅压与线性区阈值电压的差值绝 对值的倒数形成的第一参数形成的第二关系曲线中进行曲线外延就能得到消除了沟道电 阻的总电阻，从而得到源漏电阻，本发明中的第一电学特性曲线和第二关系曲线都是通过 单个晶体管得到的，故本发明能针对单个晶体管提取源漏电阻，和现有方法中需要采用多 个不同沟道长度的晶体管进行测试并拟合的技术方案相比，本发明能节省测试面积，还能 提高测试速度。 而且，本发明不涉及到沟道区的具体掺杂结构，不管沟道区的掺杂如何，最后都能 将沟道电阻从总电阻中剔除，故本发明能同时适用于沟道均匀或不均匀掺杂的场效应晶体 管，所以，本发明能消除现有技术中沟道区的掺杂不均匀时对源漏电阻提取误差的影响，故 本发明还能提高电阻提取精度。 附图说明 下面结合附图和