技术摘要：
本发明提供一种存算一体芯片以及提高存算一体芯片良率的方法，该存算一体芯片包括闪存处理阵列、地址重映射模块及其连接的地址信号缓冲模块、行地址译码器和列地址译码器；该闪存处理阵列包括：闪存单元阵列以及冗余闪存单元阵列；该地址重映射模块接收输入地址信号，  全部
背景技术：
闪存是一种非易失性存储器，其通过调控闪存晶体管的阈值电压来实现数据的存 储。根据闪存晶体管和阵列结构的不同，闪存主要分为NOR-型闪存和NAND-型闪存。NAND-型 闪存的读写以页和块为单位，其容量大、成本低，广泛应用于大规模独立式存储器；NOR-型 闪存支持数据的随机存取，与NAND-型闪存相比，密度较低、容量较小、成本较高，主要应用 于嵌入式存储器。 近年来，为了解决传统冯诺依曼计算体系结构瓶颈，存内计算(Computing-In- Memory,CIM)芯片架构得到人们的广泛关注，其基本思想是直接利用存储器进行逻辑计算， 从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。 现有存算一体芯片一经定制，其电路结构即被固定下来。但是，在实际生产制造过 程中，由于制造工艺的不完美性，可能会产生制造缺陷，即存算一体芯片中某个或某几个闪 存单元是坏元。但是，由于存算一体芯片在执行“模拟向量-矩阵乘法运算”时，需要整个阵 列同时参与运算，因此，当存在坏元时，存算一体芯片将不能正常工作，影响芯片良率。
技术实现要素：
有鉴于此，本发明提供了一种存算一体芯片以及提高存算一体芯片良率的方法， 通过设置冗余闪存单元阵列，利用冗余闪存单元阵列的地址替换坏元地址，进而在实际工 作时，用一冗余闪存单元所在行和所在列替换坏元所在行和所在列，使存算一体芯片正常 工作，提高芯片良率。 为了实现上述目的，本发明采用如下技术方案： 第一方面，提供一种存算一体芯片，包括：用于接收输入地址信号的地址信号缓冲 模块、连接所述地址信号缓冲模块的地址重映射模块、连接所述地址重映射模块的行地址 译码器和列地址译码器、以及连接所述行地址译码器和所述列地址译码器的闪存处理阵 列，其中， 所述闪存处理阵列包括：闪存单元阵列以及冗余闪存单元阵列； 所述地址重映射模块接收输入地址信号，并在输入地址信号中检测到坏元地址时 进行地址重映射，产生重映射之后的地址信号并输至该行地址译码器和该列地址译码器， 从而利用冗余闪存单元阵列的地址替换所述坏元地址。 进一步地，该地址重映射模块包括：用于接收输入地址的地址输入端、连接所述地 址输入端的地址重映射电路、连接所述地址重映射电路的坏元地址查找表以及多路选择 器，其中， 所述多路选择器的输入端分别连接所述地址输入端用于接收原输入地址信号、所 3 CN 111611112 A 说　明　书 2/5 页 述地址重映射电路的地址信号输出端用于接收重映射后的地址信号、以及所述地址重映射 电路的重映射使能输出端用于接收重映射使能信号。 进一步地，存算一体芯片还包括：控制器，该控制器连接所述地址信号缓冲模块、 所述地址重映射模块、所述行地址译码器和所述列地址译码器。 进一步地，存算一体芯片还包括：编程电路，连接控制器、闪存单元阵列以及冗余 闪存单元阵列，用于在该控制器的控制下调控闪存单元阵列中闪存单元以及冗余闪存单元 阵列中冗余闪存单元的阈值电压。 进一步地，该编程电路包括：电压产生电路和电压控制电路，该电压产生电路用于 产生编程电压或者擦除电压，该电压控制电路用于将该编程电压加载至选定的可编程半导 体器件的源极，或者，将擦除电压加载至选定的可编程半导体器件的栅极或衬底，以调控可 编程半导体器件的阈值电压。 第二方面，提供一种提高存算一体芯片良率的方法，应用于上述的存算一体芯片， 该存算一体芯片中包括坏元地址查找表，该坏元地址查找表中预存有坏元地址和坏元个 数，该提高存算一体芯片良率的方法包括： 获取输入地址信号； 根据坏元地址查找表查找所述输入地址中是否包括坏元地址； 若是，利用冗余闪存单元阵列中可用的地址替换所述输入地址中的坏元地址，得 到重映射之后的地址信号并输出； 若否，直接输出所述输入地址信号。 本发明提供的存算一体芯片以及提高存算一体芯片良率的方法，该存算一体芯片 包括：地址信号缓冲模块、行地址译码器、闪存处理阵列、列地址译码器以及连接该行地址 译码器和该列地址译码器的地址重映射模块，该闪存处理阵列包括：闪存单元阵列以及冗 余闪存单元阵列；该地址重映射模块接收输入地址信号，并在输入地址中检测到坏元地址 时进行地址重映射，利用冗余闪存单元阵列的地址替换该坏元地址，产生重映射之后的输 出地址并输至该行地址译码和器该列地址译码器，即：通过设置冗余闪存单元阵列，利用冗 余闪存单元阵列的地址替换坏元地址，进而在实际工作时，用一冗余闪存单元所在行和所 在列替换坏元所在行和所在列，使存算一体芯片正常工作，提高芯片良率。 为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。 附图说明 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。 图1为传统存算一体芯片的结构图。 图2为本发明实施例存算一体芯片的结构图。 图3示出了图2中闪存处理阵列5的电路图。 图4示出了图2中地址重映射模块2的结构图。 4 CN 111611112 A 说　明　书 3/5 页 图5示出了本发明实施例进行坏元替换后的闪存处理阵列5的电路图。 图6为本发明实施例提高存算一体芯片良率的方法的流程图。