技术摘要：
本发明公开一种静态随机存取存储器单元，包含一基底、一鳍状结构设于该基底上、一栅极结构设于该鳍状结构上、一第一层间介电层环绕该栅极结构、一第一接触插塞设于该第一层间介电层中并且重叠该鳍状结构的至少两边缘、一第二层间介电层设于该第一层间介电层上，以及一 全部
背景技术：
在一嵌入式静态随机存取存储器(embedded static random access memory , embedded SRAM)中，包含有逻辑电路(logic circuit)和与逻辑电路连接的静态随机存取 存储器。静态随机存取存储器本身属于一种挥发性(volatile)的存储单元(memory cell)， 亦即当供给静态随机存取存储器的电力消失之后，所存储的数据会同时抹除。静态随机存 取存储器存储数据的方式是利用存储单元内晶体管的导电状态来达成，静态随机存取存储 器的设计是采用互耦合晶体管为基础，没有电容器放电的问题，不需要不断充电以保持数 据不流失，也就是不需作存储器更新的动作，这与同属挥发性存储器的动态随机存取存储 器(Dynamic Random Access Memory ,DRAM)利用电容器带电状态存储数据的方式并不相 同。静态随机存取存储器的存取速度相当快，因此有在电脑系统中当作快取存储器(cache memory)等的应用。 然而随着制作工艺线宽与曝光间距的缩减，现今SRAM元件的制作难以利用现有的 架构曝出所要的图案。因此如何改良现有SRAM元件的架构来提升曝光的品质即为现今一重 要课题。
技术实现要素：
本发明目的之一在于提供一种具有两层层间介电层与设于两层层间介电层中接 触插塞的静态随机存取存储器单元。 根据本发明一实施例的静态随机存取存储器单元，包含一基底、一鳍状结构设于 该基底上、一栅极结构设于该鳍状结构上、一第一层间介电层环绕该栅极结构、一第一接触 插塞设于该第一层间介电层中并且重叠该鳍状结构的至少两边缘、一第二层间介电层设于 该第一层间介电层上，以及一第二接触插塞设于该第一接触插塞上方的该第二层间介电层 中，其中该第二接触插塞重叠该鳍状结构的该两边缘的其中之一。 根据本发明另一实施例的静态随机存取存储器单元，包含一基底、多个鳍状结构 设于该基底上、多个栅极结构设于该多个鳍状结构上、一第一层间介电层环绕该多个栅极 结构、两第一接触插塞设于该第一层间介电层中、一第二层间介电层设于该第一层间介电 层上，以及一第二接触插塞设于该两第一接触插塞上方的该第二层间介电层中，其中该两 第一接触插塞分别重叠该多个鳍状结构的至少两边缘，该第二接触插塞重叠该多个鳍状结 构的至少四边缘。 4 CN 111599812 A 说 明 书 2/5 页 附图说明 图1为本发明优选实施例的一静态随机存取存储器的布局图； 图2为图1中沿着切线AA’的剖面示意图； 图3为图1中沿着切线BB’的剖面示意图； 图4为本发明静态随机存取存储器中一组六晶体管静态随机存取存储器(6T- SRAM)存储单元的电路图； 图5为图1中沿着切线CC’的剖面示意图； 图6为图1中沿着切线DD’的剖面示意图； 图7为图1中沿着切线EE’的剖面示意图。 其中，附图标记说明如下： 10 6T-SRAM存储单元 12 上拉晶体管 14 上拉晶体管 16 下拉晶体管 18 下拉晶体管 20 存取晶体管 22 存取晶体管 24 存储节点 26 存储节点 28 串接电路 30 串接电路 32 电压源 34 电压源 36 字符线 38 位线 54 鳍状结构 40 第一静态随机存取存储器单元 58 栅极结构 42 第二静态随机存取存储器单元 62 第一接触插塞 52 基底 66 第二接触插塞 56 栅极结构 70 U型功函数金属层 60 第一层间介电层 74 硬掩模 64 第二层间介电层 78 源极区域 68 停止层 82 接触洞蚀刻停止层 72 低阻抗金属层 90 第四接触插塞 76 间隙壁 94 第六接触插塞 80 外延层 88 第三接触插塞 92 第五接触插塞 96 第七接触插塞
