技术摘要：
本发明公开了一种高速并行OQPSK偏移四相相移键控解调器，属于OQPSK技术领域。其包括AD采样模块、重采样模块、下变频模块、频率估计模块、相位估计模块、匹配滤波模块、定时误差估计模块、搜帧及译码模块。本发明中的所有模块均工作在并行模式，工作时，首先对基带信号 全部
背景技术：
QPSK(Quadrature Phase Shift Keying，正交相移键控)是一种数字调制方式，其 在码元之间具有180°的相位跳变，为了避免这种相位跳变，现有技术中又发展出了OQPSK (Offset-QPSK，偏移四相相移键控)调制方式。 OQPSK调制将输入码流分成I、Q两路，其中，Q路延迟半个符号周期，然后进行正交 调制。因此每次相位转换处只可能有一路信号发生相位的极性翻转，而不会发生两路同时 翻转的现象。这样相邻码元相位差的最大值为90°，减小了信号起伏，同时减小传输带宽占 用。但是，在解调接收端，该信号仍然保持Q路信号比I路信号延时半个符号周期的状态。现 有的解调方式中，首先完成的流程是定时恢复，而常规的定时误差估计算法均建立在一个 采样周期内，I、Q两路数据在某采样时刻同为最大点或最小点，如果Q路信号比I路信号延时 半个符号周期，那么I、Q两路数据在某采样时刻，若I路为最大点，则Q路必为最小点，常规算 法已无法实现时钟恢复。这就导致后续的频率估计和相位估计也将无法正确完成，进而导 致解调系统无法正常工作。 此外，OQPSK解调器支持的符号信息速率达到200Mbps，而在FPGA中进行4倍采样 时，为达到200Mbps的符号传输速率，串行采样速率需达800Mbps。FPGA的工作时钟在这么高 的速率下进行各种解调算法时，FPGA的各种逻辑运算将无法正常工作，最终也影响解调系 统的正常工作。
技术实现要素：
有鉴于此，本发明提出一种高速并行OQPSK偏移四相相移键控解调器，可在AD采样 时钟不可变的情况下实现连续、高速的OQPSK业务数据的并行解调。 为了实现上述目的，本发明采用的技术方案为： 一种高速并行OQPSK偏移四相相移键控解调器，包括AD采样模块1以及基于FPGA实 现的重采样模块2、下变频模块3、频率估计模块4、相位估计模块5、匹配滤波模块6、定时误 差估计模块7，以及搜帧及译码模块8，重采样模块2、下变频模块3、匹配滤波模块6、搜帧及 译码模块8顺次连接；其中： AD采样模块1的采样时钟为频率固定的符号时钟，用于将基带模拟信号变为I、Q各 4路并行的4倍采样OQPSK信号，并将各路信号连同采样时钟一起送给重采样模块2； 频率估计模块4用于与下变频模块3构成频偏补偿环路，频率估计模块4在工作时 根据下变频模块3的输出数据进行大频偏估计，并输出相应的频率控制字给下变频模块3； 频率估计模块4只在上电或复位重启时计算一次大频偏频率控制字，其余时间停止工作，无 大频偏频率控制字输出； 4 CN 111600823 A 说 明 书 2/5 页 初始时，下变频模块3处于直通状态；当频率估计模块4输出频率控制字时，下变频 模块3根据该频率控制字对其输入信号进行大频偏补偿，并输出频偏补偿后的I、Q各4路并 行信号； 频率估计模块4停止工作时，下变频模块3和相位估计模块5组成载波相位同步环 路，相位估计模块5根据下变频模块3的输出数据进行相位估计，并输出相应的频率控制字 给下变频模块3，下变频模块3根据相位估计模块5输出的频率控制字对其输入信号进行相 偏补偿，并输出相偏补偿后的I、Q各4路并行信号，实现载波相位同步； 匹配滤波模块6用于对下变频模块3输出的I、Q各4路并行信号进行低通滤波，然后 将输出数据分别送给定时误差估计模块7和搜帧及译码模块8； 定时误差估计模块7根据匹配滤波模块6送来的数据实时更新并输出时钟频率误 差值给重采样模块2； 初始时，定时误差估计模块7未工作，其输出的时钟频率误差值为0，重采样模块2 处于直通状态；当载波相位同步后，定时误差估计模块7开始工作，此时重采样模块2根据定 时误差估计模块7输出的时钟频率误差值对自身的采样时钟做出调整，并对AD采样模块1送 来的I、Q各4路并行信号进行重采样，使输出的I、Q各4路并行信号中均是第1路为最佳采样 点，从而实现定时同步； 定时同步后，搜帧和译码模块8对匹配滤波模块6送来的数据进行处理，搜到编码 帧头，完成LDPC译码，实现基带解调。 进一步的，所述频率估计模块4完成大频偏估计并输出频率控制字的具体方式为： 频率估计模块4从下变频模块3输出的I路信号中选取并行的两倍采样点信号，并 从下变频模块3输出的Q路信号中选取并行的两倍采样点信号，对选出的4路信号取四次方 后进行FFT运算，然后将FFT运算得到的大频偏值转换成频率控制字并输出给下变频模块3。 进一步的，所述相位估计模块5完成相位估计并输出频率控制字的具体方式为： 相位估计模块5从下变频模块3输出的I路信号中选取并行的两倍采样点信号I1 (n)和I2(n)，并从下变频模块3输出的Q路信号中选取并行的两倍采样点信号Q1(n)和Q2(n)， 根据下式进行相位估计： 其中，e(n)是相位估计值，I1(n 1)和Q1(n 1)分别是I1(n)和Q1(n)延时一个符号周 期的输出值，̂表示取相应数值的正负号； 然后，将相位估计值转换成频率控制字并输出给下变频模块3。 进一步的，所述定时误差估计模块7实时更新并输出时钟频率误差值的具体方式 为： 定时误差估计模块7从匹配滤波模块6输出的I路信号中选取并行的两倍采样点信 号I′1(n)和I′2(n)，并从匹配滤波模块6输出的Q路信号中选取并行的两倍采样点信号Q′1 (n)和Q′2(n)，采用并行加德纳算法进行时钟频率误差估计： e′(n)＝I′1(n 1)×(I′2(n 1)-I′2(n)) I′2(n 1)×(I′1(n 2)-I′1(n 1)) Q′2(n) ×(Q′1(n 1)-Q′1(n)) Q′1(n 1)×(Q′2(n 1)-Q′2(n)) 其中，e′(n)是估计得到的时钟频率误差值，I′1(n 1)、I′2(n 1)、Q′1(n 1)和Q′2(n 5 CN 111600823 A 说 明 书 3/5 页 1)分别是I′1(n)、I′2(n)、Q′1(n)和Q′2(n)延时一个符号周期的输出值，I′1(n 2)是I′1(n) 延时两个符号周期的输出值。 进一步的，所述相位估计模块5和定时误差估计模块7均具有环路滤波模块，所述 环路滤波模块用于抑制相应估计值中的噪声和高频分量。 本发明与
