技术摘要：
本发明提供了一种鳍型半导体器件及其制造方法。上述制造方法包括：提供衬底，上述衬底上形成有与上述衬底接触的鳍型沟道；对上述鳍型沟道的顶部进行外延生长，使顶部鳍型沟道向两侧和上方延伸；外延生长后的鳍型沟道进行氧化，并保留上述顶部鳍型沟道中心的沟道结构； 全部
背景技术：
自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家和工程师已 经在半导体器件和工艺方面作出了众多发明和改进。近50年来半导体尺寸已经有了明显的 降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循 着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体 工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里只是提供一个参考，硅 原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百 个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。 随着集成电路的发展，器件尺寸越来越小，集成度越来越高。随着半导体器件特征 尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应 运而生，例如绝缘体上硅、双栅、多栅等新工艺的应用。目前鳍型场效应管(FinFET)在小尺 寸领域被广泛使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件 性能及能有效抑制短沟道效应(short channel effect)的特殊性能，正是半导体业界所追 求的。由于器件沟道被栅极包围，所以短沟道效应的影响被消除，有效抑制了器件的漏电及 穿通问题。由于全包围栅极悬空于底部衬底，因此全包围栅极器件的制造工艺较为复杂。 有鉴于此，亟需要一种鳍型半导体器件的制造方法，能够通过简单的工艺流程形 成悬空的鳍型沟道，从而能够形成悬空于底部衬底的全包围栅极。能够在改进器件性能的 同时，降低工艺复杂度，控制制造成本。
技术实现要素：
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是 所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非 试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一 些概念以为稍后给出的更加详细的描述之序。 为了能够通过简单的工艺流程形成悬空的鳍型沟道，从而能够形成悬空于底部衬 底的全包围栅极，本发明的一方面提供了一种鳍型半导体器件的制造方法，具体包括： 提供衬底，上述衬底上形成有与上述衬底接触的鳍型沟道； 对上述鳍型沟道的顶部进行外延生长，使顶部鳍型沟道向两侧和上方延伸； 对外延生长后的鳍型沟道进行氧化，并保留上述顶部鳍型沟道中心的沟道结构； 以及 去除氧化后的鳍型沟道，以使上述沟道结构悬空于上述衬底。 在上述制造方法的一实施例中，可选的，对上述鳍型沟道的顶部进行外延生长进 4 CN 111613536 A 说 明 书 2/8 页 一步包括： 在上述鳍型沟道两侧的衬底上形成低于上述鳍型沟道的第一阻挡层； 在上述第一阻挡层上形成高于上述鳍型沟道的第二阻挡层，上述鳍型沟道与两侧 的第二阻挡层之间留有间隙；以及 在上述第一阻挡层上，以上述第二阻挡层为侧墙对上述鳍型沟道进行外延生长， 以使上述顶部鳍型沟道向两侧和上方延伸。 在上述制造方法的一实施例中，可选的，形成上述第一阻挡层进一步包括： 在上述衬底上沉积覆盖上述衬底和上述鳍型沟道的第一介电层，其中，覆盖上述 衬底并低于上述鳍型沟道的部分为上述第一阻挡层，覆盖上述鳍型沟道的部分为上述第一 介电层的凸起部； 形成上述第二阻挡层进一步包括： 沉积覆盖上述第一介电层的第二介电层； 图案化刻蚀上述凸起部上方的第二介电层，以形成上述第二阻挡层；以及 经由上述第二阻挡层去除上述凸起部，以在上述第二阻挡层与上述鳍型沟道之间 形成间隙。 在上述制造方法的一实施例中，可选的，在上述第一阻挡层上，以上述第二阻挡层 为侧墙对上述鳍型沟道进行外延生长进一步包括： 在上述第一阻挡层上，以上述第二阻挡层为侧墙对上述鳍型沟道进行外延生长， 以使上述顶部鳍型沟道填满上述间隙并高于上述第二阻挡层；以及 以上述第二阻挡层为停止层平坦化上述鳍型沟道，以使上述鳍型沟道的上表面与 上述第二阻挡层的上表面齐平。 在上述制造方法的一实施例中，可选的，对外延生长后的鳍型沟道进行氧化进一 步包括： 去除上述第二阻挡层； 去除上述第一阻挡层的顶部，以暴露上述顶部鳍型沟道下方的中部鳍型沟道；以 及 至少将上述中部鳍型沟道完全氧化。 在上述制造方法的一实施例中，可选的，上述第一阻挡层为氧化硅；和/或 上述第二阻挡层为氮化硅。 在上述制造方法的一实施例中，可选的，上述鳍型沟道为单晶硅。 在上述制造方法的一实施例中，可选的，上述制造方法还包括： 依次形成包覆上述沟道结构的栅极介电层和栅极层，以形成全包围栅极结构。 在上述制造方法的一实施例中，可选的，上述栅极介电层为高介电常数材料；和/ 或 上述栅极层为金属栅极材料。 本发明的另一方面还提供了一种鳍型半导体器件，包括衬底和位于衬底上高于上 述衬底表面的鳍型结构，上述鳍型结构包括鳍型源端、鳍型漏端以及连接上述鳍型源端和 上述鳍型漏端的鳍型沟道，其中， 上述鳍型沟道为悬空于上述衬底上方的悬空沟道； 5 CN 111613536 A 说 明 书 3/8 页 上述悬空沟道的四周形成有全包围栅极结构；以及 上述悬空沟道通过如上任意一种实施例所描述的制造方法形成。 根据本发明的一方面所提供的鳍型半导体器件的制造方法能够通过简单地工艺 形成悬空于底部衬底的鳍型沟道，从而能够便于在后续的工艺中形成全包围栅极，有助于 改进鳍型场效应晶体管的性能。并且，本发明所提供的制造方法工艺流程简单，没有额外增 加制造成本。根据本发明的另一方面所提供的鳍型半导体器件，具有悬空于底部衬底的鳍 型沟道以及覆盖悬空的鳍型沟道的全包围栅极，从而能够有效地抑制短沟道效应，有效地 解决漏电和穿通等问题，从而具有较为优异的器件性能。 附图说明 在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的 上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征 的组件可能具有相同或相近的附图标记。 图1示出了本发明的一方面所提供的鳍型半导体器件的制造方法的流程图。 图2A、图2B、图3-11示出了根据本发明的一方面所提供的制造方法在制造鳍型半 导体器件过程中的结构示意图。 图12示出了本发明的另一方面所提供的鳍型半导体器件的结构示意图。 100 衬底 210 鳍型源端 220 鳍型漏端 230 鳍型沟道 232 外延鳍型沟道 234 顶部鳍型沟道 236 中部鳍型沟道 300 第一介电层 310 第一阻挡层 400 第二介电层 410 第二阻挡层 500 间隙 600 栅极介电层 700 栅极层
