技术摘要：
本发明公开了一种离子注入工艺的光刻定义方法，包括步骤：步骤一、提供半导体衬底，在半导体衬底上依次形成硬质掩膜层和光刻胶；步骤二、进行曝光和显影形成光刻胶图形；步骤三、以光刻胶图形为掩膜对硬质掩膜层进行刻蚀并形成硬质掩膜层图形；步骤四、去除光刻胶图形  全部
背景技术：
随着集成电路工艺的发展，半导体工艺也越来越复杂，离子注入已经成为超大规 模集成电路制造中不可缺少的掺杂工艺，通过离子注入将杂质射入材料(靶材)表层以改变 这种材料表层的物理或化学性质，如通过源漏注入能使源漏区的电阻达到要求。但是现有 技术中，离子注入如源漏注入都是以光阻即光刻胶为掩膜，离子注入同样也会对表面光阻 发生碳化或者石墨化等化学作用，整个表面光阻均已质变，形成一层无法轻易去除的光阻 硬壳，在28LP即28nm技术节点的低功耗工艺的源漏(S/D)离子注入过程中，由于剂量大，能 量高，注入原种多，导致光阻质变的光阻硬壳更厚，在干法去光阻过程中容易导致光阻受热 膨胀，导致光阻硬壳溅射后，高温粘附在晶圆表面，在后续的工艺中均无法去除，对良率造 成威胁。 如图1A至图1E所示，是现有离子注入工艺的光刻定义方法各步骤中的器件结构示 意图；现有离子注入工艺的光刻定义方法包括如下步骤： 步骤一、如图1A所示，提供半导体衬底101，在所述半导体衬底101上形成光刻胶 108。 通常，所述半导体衬底101包括硅衬底。 所述半导体衬底101用于形成NMOS和PMOS。 在所述半导体衬底101上形成有多个栅极结构。 所述栅极结构包括依次叠加的栅介质层和多晶硅栅105；在所述多晶硅栅105的侧 面形成有侧墙106。 在所述半导体衬底101上形成有N阱103和P阱104以及场氧化层102，由所述场氧化 层102隔离出有源区。 所述PMOS形成于所述N阱103对应的有源区上，所述NMOS形成所述P阱104对应的有 源区上。 在所述PMOS的栅极结构两侧的所述半导体衬底101上形成有嵌入式锗硅外延层 107。 步骤二、如图1B所示，进行曝光和显影形成光刻胶108图形，所述光刻胶108图形将 需要进行离子注入的区域打开以及将离子注入的区域外部都覆盖。 步骤三、如图1B所示，以所述光刻胶108图形为掩膜进行离子注入，离子注入如标 记109对应的箭头线所示。 步骤四、如图1C所示，离子注入109除了将掺杂杂质注入到对应的所述栅极结构两 侧的所述半导体衬底101中之外，还会将杂质离子注入到所述光刻胶108中并会形成光刻胶 硬壳110。随着技术节点不断缩小，离子注入109如源漏注入具有注入剂量大、能量高以及注 4 CN 111599667 A 说　明　书 2/5 页 入杂质种类多的特点，这会使得光刻胶硬壳110越来越容易形成。 步骤五、如图1D所示，通常，采用灰化工艺去除所述光刻胶108图形。在去除所述光 刻胶108图形时，灰化工艺不容易去除所述光刻胶硬壳110。所述光刻胶108会产生膨胀并将 所述光刻胶硬壳110胀裂并脱落。最后，如图1E所示，光刻胶硬壳110胀裂后会容易黏附在所 述半导体衬底101上且在后续步骤中均无法去除，最后会影响产品的良率。
技术实现要素：
本发明所要解决的技术问题是提供一种离子注入工艺的光刻定义方法，能防止形 成光刻胶硬壳并从防止产生光刻胶硬壳残留，从而能提高产品良率。 为解决上述技术问题，本发明提供的离子注入工艺的光刻定义方法包括如下步 骤： 步骤一、提供半导体衬底，在所述半导体衬底上依次形成硬质掩膜层和光刻胶。 步骤二、进行曝光和显影形成光刻胶图形，所述光刻胶图形将需要进行离子注入 的区域打开以及将离子注入的区域外部都覆盖。 步骤三、以所述光刻胶图形为掩膜对所述硬质掩膜层进行刻蚀并形成硬质掩膜层 图形，所述硬质掩膜层图形为所述光刻胶图形的转移图形。 步骤四、去除所述光刻胶图形。 步骤五、以所述硬质掩膜层图形为掩膜进行离子注入。 步骤六、去除所述硬质掩膜层图形。 进一步的改进是，所述半导体衬底包括硅衬底。 进一步的改进是，所述半导体衬底用于形成NMOS和PMOS。 进一步的改进是，所述离子注入为所述NMOS的源漏注入或者为所述PMOS的源漏注 入。 进一步的改进是，当所述离子注入为所述NMOS的源漏注入时，步骤二中，离子注入 的区域为所述NMOS的形成区域；离子注入的区域外部包括所述PMOS的形成区域。 进一步的改进是，当所述离子注入为所述PMOS的源漏注入时，步骤二中，离子注入 的区域为所述PMOS的形成区域；离子注入的区域外部包括所述NMOS的形成区域。 进一步的改进是，在所述半导体衬底上形成有多个栅极结构。 步骤一中，所述硬质掩膜层覆盖在所述栅极结构的顶部表面、侧面和所述栅极结 构外的所述半导体衬底表面上。 进一步的改进是，所述栅极结构包括依次叠加的栅介质层和多晶硅栅；在所述多 晶硅栅的侧面形成有侧墙。 进一步的改进是，所述栅介质层为栅氧化层或者为高介电常数层。 进一步的改进是，所述侧墙的材料包括氧化层或氮化层。 进一步的改进是，所述硬质掩膜层的材料包括氧化层或氮化层。 进一步的改进是，所述侧墙的材料和所述硬质掩膜层的材料不同，使得在步骤六 中能去除所述硬质掩膜层图形的同时使所述侧墙保留。 进一步的改进是，所述PMOS和所述NMOS的技术节点为28nm以下。 进一步的改进是，在所述半导体衬底上形成有N阱和P阱以及场氧化层，由所述场 5 CN 111599667 A 说　明　书 3/5 页 氧化层隔离出有源区。 所述PMOS形成于所述N阱对应的有源区上，所述NMOS形成所述P阱对应的有源区 上。 进一步的改进是，在所述PMOS的栅极结构两侧的所述半导体衬底上形成有嵌入式 锗硅外延层，所述PMOS的源漏注入将P型杂质自对准注入到所述嵌入式锗硅外延层中并形 成所述PMOS的源区和漏区。 进一步的改进是，在所述NMOS的栅极结构两侧的所述半导体衬底上形成有嵌入式 磷硅外延层，所述NMOS的源漏注入将N型杂质自对准注入到所述嵌入式锗硅外延层中并形 成所述NMOS的源区和漏区。 进一步的改进是，步骤四中采用灰化工艺去除所述光刻胶图形。 进一步的改进是，步骤六中采用湿法刻蚀或干法刻蚀去除所述硬质掩膜层图形。 和现有技术中直接采用光刻胶图形做离子注入的掩膜不同，本发明在形成光刻胶 之前增加了形成硬质掩膜层的工艺，在形成光刻胶图形之后，将光刻胶图形转移到硬质掩 膜层上并形成硬质掩膜层图形，硬质掩膜层图形的打开区域和覆盖区域和光刻胶图形一 样，之后去除光刻胶图形，之后再以硬质掩膜层图形为掩膜进行离子注入，由上可知，本发 明光刻胶会在离子注入之前被去除，故能防止形成由离子注入到光刻胶产生的光刻胶硬 壳，从而也能防止产生光刻胶硬壳残留即防止光刻胶硬壳残留在半导体衬底上，从而能提 高产品良率。 本发明特别适用于28nm以下技术节点的PMOS和NMOS的源漏离子注入工艺，能使产 品良率得到很好的提升。 附图说明 下面结合附图和