技术摘要：
本发明公开了硅8英寸大功率元器件外延片制备工艺，包括以下步骤：1)、选择衬底片：采用重掺硼或重掺砷衬底片，所述衬底片为P型掺杂；2)、衬底片抛光：采用HCl进行气相抛光；3)、气流吹扫：衬底片抛光后采用H2进行吹扫；4)、外延生长：硅源用SiHCl3，先进行反型外延生长  全部
背景技术：
半导体产业是现代电子工业的核心，而它的基础是硅材料。大规模集成电路 (LSI)/超大规模集成电路(VLSI)/甚大规模集成电路(ULSI)都是制作在高质量的硅单晶抛 光片和外延硅片上。因此外延硅片的质量至关重要。 硅8英寸大功率元器件的击穿电压为重要参数，而外延硅片的质量为影响硅8英寸 大功率元器件的击穿电压的关键因素，通过调整外延硅片层的电阻率均匀性、厚度均匀性 和杂质均匀性来提高硅8英寸大功率元器件的击穿电压。 外延硅片的质量主要取决于硅外延片材料和外延工艺。硅外延工艺是一种薄膜生 长技术，能批量生产掺杂均匀，厚度一致的外延层。外延工艺是一个复杂化学反应过程，影 响硅外延片的质量因素很多，通过合理控制外延工艺参数能够提高硅外延片的质量，尤其 是对于硅8  英寸大功率元器件的制备，对外延硅片的质量要求高，需要在外延生长阶段严 格控制参数。 硅外延片材料是当代大规模集成电路和其他半导体硅器件的基础功能材料，直接 支撑了电子信息技术产业的发展，N/N 硅外延片主要应用在超大规模集成电路和分立器 件。目前8  英寸集成电路在我国集成电路总产量中占有很大份额，但国产8英寸硅外延材料 无论是产能还是质量方面，均无法满足国内日益增加的市场需求。同时由于抛光片尺寸增 加，在N型高浓度衬底上生长外延层，其关键参数：外延层电阻率和外延层厚度的均匀性， N-/N 过渡区陡峭分布，集成电路图形漂移、畸变越来越难以控制。因此通过工艺设计和研 究去改善8英寸薄层硅外延产品参数的均匀性很有现实意义。
技术实现要素：
本发明的目的在于提供硅8英寸大功率元器件外延片制备工艺，本发明所述制备 工艺通过合理控制参数，提高硅外延片厚度均匀性、电阻率均匀性。 本发明通过下述技术方案实现： 硅8英寸大功率元器件外延片制备工艺，包括以下步骤： 1)、选择衬底片：采用重掺硼或重掺砷衬底片，所述衬底片为P型掺杂； 2)、衬底片抛光：采用HCl进行气相抛光； 3)、气流吹扫：衬底片抛光后采用H2进行吹扫； 4)、外延生长：硅源用SiHCl3，先进行反型外延生长，生长温度为1080-1100℃，生 长速率为0.8-1 .0um/min，再进行双层外延生长，生长温度为1120-1150℃，生长速率为  1.2-1.6um/min； 所述硅源与衬底片接触之前先进行恒温预热处理； 3 CN 111554565 A 说　明　书 2/4 页 5)、外延生长完成后，外延炉炉腔降温，取片。 申请人发现，温度对外延硅片质量(厚度均匀性、电阻率均匀性)影响较大，包括外 延生长温度和气源温度。 在现有技术中，通过进气管进入反应腔的气源通常为常温，气源储存于鼓泡器中， 鼓泡器设置恒温20±1℃，气源通过鼓泡器由H2携带经管路质量流量计控制进入到反应腔， 管路覆盖保温层，三氯氢硅沸点为31.8℃，在由鼓泡器到反应腔这段管路中三氯氢硅存在 液化风险，导致进入腔体气体浓度、温度发生改变，进而导致制备外延硅片的厚度和电阻率 不均匀性。 本发明通过将硅源与衬底片接触之前先进行恒温预热处理，预热处理后的硅源温 度升高，保持气态状态在管路中流动，保证了质量流量计数据与实际流量相一致，使得进入 反应腔的三氯氢硅流量及温度更加精确可控；减小了生长速率波动，提高了衬底片厚度和 电阻率的均匀性；同时，本发明充分考虑了外延生长过程中自掺杂、晶体结构质量、电阻率 控制和生产效率等因素，采用采用双层生长的工艺条件，并合理设置外延生长温度和生长 速率，进一步提高了制备外延硅片的厚度均匀性、电阻率均匀性。 同时，本发明为了满足IGBT器件设计要求硅外延生长具有特别的P/N/P或N/P/N多 层结构，采用重掺硼或重掺砷衬底片，所述衬底片为P型掺杂；为了得到外延生长前洁净表 面，保证外延层晶体结构完整性，采用HCL抛光，抛光结束之后用大流量H2进行吹扫10分钟， 以排除P或N型杂质的影响，减少外延生长时的自掺杂效应。 进一步地，衬底片的背封为LTO  SiO2厚度为5000±500A，背封边缘氧化层去除宽 度小于等于1mm。 进一步地，气相抛光的温度为1150-1180℃，HCl气流量为8-10L/min，抛光时间为  10-15min。 进一步地，气流吹扫过程中H2流量为300-320L/min，温度为1050-1100℃，吹扫时 间为  10-15min。 本发明通过合理选择衬底片通过对气相抛光、气流吹扫的参数进行合理控制，保 证外延层晶体结构完整性，同时除P或N型杂质的影响，减少外延生长时的自掺杂效应，为外 延生长提供有利环境，再合理控制外延生长参数，使得外延硅片层的电阻率均匀性、厚度均 匀性和杂质均匀性均好。 进一步地，恒温预热处理的方式为，在鼓泡器到反应腔之间的进气管上分段缠绕 可控温加热带。 本发明通过在在鼓泡器到反应腔这段管路分段缠绕可控温加热带，使得三氯氢硅 被鼓泡之后保持气态状态在管路中流动，保证了质量流量计数据与实际流量相一致，使得 进入反应腔的三氯氢硅流量及温度更加精确可控；减小了生长速率波动，提高了衬底片厚 度和电阻率的均匀性。 进一步地，可控温加热带为电阻加热丝。 进一步地，电阻加热丝由温度控制模块精准控制温度。 进一步地，外延生长完成后外延层厚度为80-100um。 由于N-外延材料的电阻率和厚度以及杂质分布是决定漏源击穿电压的主要材料 参数，所以高压VDMOS的设计就要选择轻掺杂和厚外延层；但是这会增加导通电阻的阻值， 4 CN 111554565 A 说　明　书 3/4 页 因此必须考虑它们之间的最佳设计。 结合本发明的制备参数，申请人通过试验发现在本发明的制备参数条件下，外延 层厚度为80-100um能够获得较好的击穿电压。 本发明与现有技术相比，具有如下的优点和有益效果： 本发明通过将硅源与衬底片接触之前先进行预热处理，使得三氯氢硅被鼓泡之后 保持气态状态在管路中流动，保证了质量流量计数据与实际流量相一致，使得进入反应腔 的三氯氢硅流量及温度更加精确可控；减小了生长速率波动，提高了衬底片厚度和电阻率 的均匀性；同时，本发明充分考虑了外延生长过程中自掺杂、晶体结构质量、电阻率控制和 生产效率等因素，采用采用双层生长的工艺条件，并合理设置外延生长温度和生长速率，进 一步提高了制备外延硅片的厚度均匀性、电阻率均匀性。 附图说明 此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部 分，并不构成对本发明实施例的限定。在附图中： 图1为本发明的结构示意图。 1-鼓泡器，2-进气管，3-反应腔，4-可控温加热带。